双倍数据速率 (DDR) 同步 SRAM

综述

高速存储器技术将双倍数据速率 (DDR) 架构与同步操作相结合，可提高数据吞吐量。

DDR SRAM 与传统的同步突发 SRAM 产品类似，但具有双倍的数据速率 I/O。与同步突发 SRAM 一样，它们用于读取密集型功能，例如网络/通信应用程序中的数据包查找和数据包分类。DDR SRAM 的最大时钟速度为 550 MHz，读取延迟为 1 个周期，并且有行业标准的 165 球 BGA 可供选择。

关键特性

  • 双倍数据速率 I/O
  • 550 MHz 时钟速度
  • 行业标准 BGA
  • 片内端接

英飞凌的 DDR SRAM 产品组合

DDR-II CIO/SIO：DDR-II SIO SRAM 与 DDR-II CIO SRAM 相似，但它们包括两个独立的端口：用于访问内存阵列的读取端口和写入端口。 读取端口有数据输出，支持读取操作；写入端口有数据输入，支持写入操作。 DDR II SIO SRAM 完全消除了普通 I/O 设备所需的"转向" 数据总线。

DDR-II+ CIO/SIO：DDR-II+SRAM 的工作原理与 DDR-II SRAM 相似，但在性能上有更多改进。 DDR-II+ 中没有冗余数据输入时钟。 相反，DDR-II+ SRAM 包含一个握手信号 (QVLD)，用于指示数据何时有效，从而简化了数据捕获。 DDR-II+ SRAM 的最大时钟速度为 550 MHz，读取延迟为2或2.5个周期，突发长度为2，并且有行业标准的 165 球 BGA 可供选择。

提高了更高频率下的信号质量

DDR-II+ 系列器件中的 ODT 功能可改善高频（大于 300 MHz）下的信号质量。高频信号容易受到传输线损耗的影响，从而导致接收器的信号失真。这将影响接收器正确解析信息的能力。为了使传输线路最大限度地减少信号失真，传输线路上每个位置的阻抗在整个长度上都应保持均匀。这可以通过外部电阻或片内端接（芯片内的嵌入式端接电阻）来实现。  

片内端接（ODT）的优势：

  • 终端更靠近设备输入端，从而提高信号完整性
  • 简化电路板布线
  • 省去外部电阻器，节省电路板空间
  • 降低使用外部终端电阻器的成本
产品
合作伙伴

Chipset Partners

支持