Infineon erschließt dritte Dimension der Chip-Integration: SOLID-Technologie verbindet ICs mit speziellem Lötverfahren vertikal
München, 12. August 2002 Infineon Technologies hat heute mit der SOLID (Solid Liquid Interdiffusion)-Technologie ein innovatives, kosteneffektives Verfahren für die 3D-Chip-Integration vorgestellt. Wurden bei bisherigen Chip-Stapeltechniken die Halbleiter über Klebe- und Wire-Bond-Verfahren vertikal verbunden, so nutzt die neu entwickelte Technologie ein spezielles Lötverfahren - das Diffusionslöten. Diese Technik kommt mit sehr kleinen Kontaktflächen aus und stellt einen entscheidenden Durchbruch auf dem Weg zu System-in-Package-Lösungen dar. Damit steht eine preiswerte, leistungsfähige Alternative zum ständig steigenden Verbindungsaufwand bei planaren Lösungen mit komplexen Chips zur Verfügung. Als erster Baustein auf Basis dieser 3D-Integrationstechnologie wurde bei Infineon jetzt zu Demonstrationszwecken ein Chipkarten-Controller hergestellt.
Die Verbindung von hochintegrierten Chips auf modernen Board-Designs erweist sich als eine immer größere Herausforderung. Die komplexen ICs sind in Gehäusen mit teilweise über tausend Pins bzw. Balls untergebracht und müssen auf Multilayer-Boards mit hohem Layout-Aufwand miteinander verbunden werden. Darüber hinaus führen bei Frequenzen im GHz-Bereich die parasitären physikalischen Effekte durch die relativ langen Leiterbahnen und großen Lötkontakte zu Einschränkungen bei der Signalintegrität. Abhilfe schafft hier die dreidimensionale Halbleitertechnologie mit der unmittelbaren vertikalen Chip-to-Chip-Verbindung. Durch die sehr kurzen Verbindungen und die hohe Verbindungsdichte ergeben sich zahlreiche Vorteile wie geringerer Platzbedarf, reduzierte Signalstörungen, Kostensenkungen, geringere Leistungsaufnahme, höhere Geschwindigkeit und einfacheres Board-Layout.
War die letzte Dekade der Halbleiter-Entwicklung durch die Integration von kompletten Systemfunktionen auf einem Chip gekennzeichnet, stehen wir jetzt vor einem weiteren bedeutenden Integrationsschritt, vom System-on-Chip (SoC) hin zum System-in-Package (SiP), sagte Dr. Sönke Mehrgardt, im Vorstand von Infineon verantwortlich für Technologie. Mit der von uns entwickelten Technologie können wir die Verbindungsproblematik für schnelle und sichere Chip-to-Chip-Kommunikation in komplexen elektronischen Systemen lösen.
Die Bezeichnung SOLID ist von dem hier angewandten Lötverfahren, dem Diffusionslöten (solid-liquid interdiffusion), abgeleitet, mit dem zwei Chips an ihren Oberseiten verbunden werden. Dabei werden separierte Chips (z.B. Controller) auf einen Wafer mit anderen Chips (z.B. Speicher) aufgebracht, wobei die vereinzelten Chips umgedreht (Flip-Chip) werden, so dass eine Face-to-Face-Anordnung ensteht. Nach einer dünnen Kupferschicht für die Metallisierung wird eine ebenfalls sehr dünne Schicht (3 µm) Lötzinn zwischen die beiden Chips aufgetragen. Auf der Kupfer-Metallisierungsebene werden die innenliegenden sehr kleinen Kontakt-Pads (10 µm) für die Verbindung der Chips untereinander und die seitlich angeordneten Pads für die Verbindung des Kombi-Chips mit dem Gehäuse - mittels Wirebonding - realisiert. Auf der Kupferschicht können auch Jumper und passive Komponenten wie Spulen, Streifen- oder Verzögerungsleitungen integriert werden. Bei 270 °C bis 300 °C und unter 3 bar Druck werden die beiden Chips dann zusammengelötet und haften dauerhaft aneinander. Obwohl die Prozesstemperatur mit weniger als 300 °C relativ niedrig ist, entsteht eine stabile intermetallische Phase, die auch hohen Temperaturen (über 600 °C) widersteht.
Für bestimmte Anwendungen, wie etwa in Chipkarten, darf die vertikale Chip-Kombination eine bestimmte Höhe nicht überschreiten. Deshalb reduziert Infineon für das face-to-face-Verfahren die Wafer-Dicke von 120 µm auf 60 µm. Das Chip-Sandwich wird letztendlich in gängigen Chip-Gehäusen untergebracht, wobei fünfzig Prozent des Materials und der Kosten für die Gehäuse eingespart werden. Infineon stapelt vorerst mit dem in einem vom BMBF (Bundesministerium für Bildung und Forschung) geförderten Projekt entwickelten SOLID-Verfahren zwei Chips bzw. Wafer übereinander, während prinzipiell auch mehrere Ebenen möglich sind.
Die elektrische Verbindung zwischen den Chips wird beim SOLID-Verfahren über die innenliegenden Pads der Kupferschichten realisiert. Diese haben im Vergleich zu BGA-Gehäusen (150 µm) oder den Pads bei der herkömmlichen Stapeltechnik (100 µm) ein deutlich kleineres Kontaktraster (20 µm). Die sehr geringen parasitären Induktivitäten und Kapazitäten erlauben hohe Signalgeschwindigkeiten bei hoher Signalintegrität.
Während bei den bisherigen Embedded-Lösungen immer ein Kompromiss bei den verwendeten Prozessen eingegangen werden musste - wollte man z.B. Speicherfunktionen mit Logik kombinieren - kann bei der SOLID-3D-Integration jeweils der optimierte Prozess für die einzelnen Chips genutzt werden. Durch die mögliche Kombination von Mischtechnologien (Logik, Speicher, Sensoren, Bipolar, CMOS, verschiedene Generationen und Wafergrößen, etc.) wird einerseits die Leistungsfähigkeit optimiert, während die Verwendung von Standard-Prozessen für die Herstellung der jeweiligen Chips zudem die Kosten senkt.
Als ersten Prototyp auf Basis der SOLID-Technologie hat Infineon jetzt einen Chipkarten-Controller gefertigt. Unter Ausnutzung der 3D-Integration hat dieser Controller u.a. eine deutlich höhere Speicherkapazität als herkömmliche Produkte. Neben den Chipkarten stellt das SOLID-Verfahren aber auch eine interessante Alternative für Mobilfunk-Applikationen dar. Darüber hinaus gehört das weite Spektrum der Embedded-Control-Anwendungen zum potentiellen Marktsegment für dieses innovative Chip-Stapel-Verfahren.
Infineon Technologies AG, München, bietet Halbleiter- und Systemlösungen für Anwendungen in der drahtgebundenen und mobilen Kommunikation, für Sicherheitssysteme und Chipkarten, für die Automobil- und Industrieelektronik, sowie Speicherbauelemente. Infineon ist weltweit tätig und steuert seine Aktivitäten in den USA aus San Jose, Kalifornien, im asiatisch-pazifischen Raum aus Singapur und in Japan aus Tokio. Mit weltweit rund 33.800 Mitarbeitern erzielte Infineon im Geschäftsjahr 2001 (Ende September) einen Umsatz von 5,67 Milliarden Euro. Das DAX-Unternehmen ist in Frankfurt und New York (NYSE) unter dem Symbol IFX notiert.
Die Verbindung von hochintegrierten Chips auf modernen Board-Designs erweist sich als eine immer größere Herausforderung. Die komplexen ICs sind in Gehäusen mit teilweise über tausend Pins bzw. Balls untergebracht und müssen auf Multilayer-Boards mit hohem Layout-Aufwand miteinander verbunden werden. Darüber hinaus führen bei Frequenzen im GHz-Bereich die parasitären physikalischen Effekte durch die relativ langen Leiterbahnen und großen Lötkontakte zu Einschränkungen bei der Signalintegrität. Abhilfe schafft hier die dreidimensionale Halbleitertechnologie mit der unmittelbaren vertikalen Chip-to-Chip-Verbindung. Durch die sehr kurzen Verbindungen und die hohe Verbindungsdichte ergeben sich zahlreiche Vorteile wie geringerer Platzbedarf, reduzierte Signalstörungen, Kostensenkungen, geringere Leistungsaufnahme, höhere Geschwindigkeit und einfacheres Board-Layout.
War die letzte Dekade der Halbleiter-Entwicklung durch die Integration von kompletten Systemfunktionen auf einem Chip gekennzeichnet, stehen wir jetzt vor einem weiteren bedeutenden Integrationsschritt, vom System-on-Chip (SoC) hin zum System-in-Package (SiP), sagte Dr. Sönke Mehrgardt, im Vorstand von Infineon verantwortlich für Technologie. Mit der von uns entwickelten Technologie können wir die Verbindungsproblematik für schnelle und sichere Chip-to-Chip-Kommunikation in komplexen elektronischen Systemen lösen.
Das SOLID-Verfahren
Die Bezeichnung SOLID ist von dem hier angewandten Lötverfahren, dem Diffusionslöten (solid-liquid interdiffusion), abgeleitet, mit dem zwei Chips an ihren Oberseiten verbunden werden. Dabei werden separierte Chips (z.B. Controller) auf einen Wafer mit anderen Chips (z.B. Speicher) aufgebracht, wobei die vereinzelten Chips umgedreht (Flip-Chip) werden, so dass eine Face-to-Face-Anordnung ensteht. Nach einer dünnen Kupferschicht für die Metallisierung wird eine ebenfalls sehr dünne Schicht (3 µm) Lötzinn zwischen die beiden Chips aufgetragen. Auf der Kupfer-Metallisierungsebene werden die innenliegenden sehr kleinen Kontakt-Pads (10 µm) für die Verbindung der Chips untereinander und die seitlich angeordneten Pads für die Verbindung des Kombi-Chips mit dem Gehäuse - mittels Wirebonding - realisiert. Auf der Kupferschicht können auch Jumper und passive Komponenten wie Spulen, Streifen- oder Verzögerungsleitungen integriert werden. Bei 270 °C bis 300 °C und unter 3 bar Druck werden die beiden Chips dann zusammengelötet und haften dauerhaft aneinander. Obwohl die Prozesstemperatur mit weniger als 300 °C relativ niedrig ist, entsteht eine stabile intermetallische Phase, die auch hohen Temperaturen (über 600 °C) widersteht.
Für bestimmte Anwendungen, wie etwa in Chipkarten, darf die vertikale Chip-Kombination eine bestimmte Höhe nicht überschreiten. Deshalb reduziert Infineon für das face-to-face-Verfahren die Wafer-Dicke von 120 µm auf 60 µm. Das Chip-Sandwich wird letztendlich in gängigen Chip-Gehäusen untergebracht, wobei fünfzig Prozent des Materials und der Kosten für die Gehäuse eingespart werden. Infineon stapelt vorerst mit dem in einem vom BMBF (Bundesministerium für Bildung und Forschung) geförderten Projekt entwickelten SOLID-Verfahren zwei Chips bzw. Wafer übereinander, während prinzipiell auch mehrere Ebenen möglich sind.
Die elektrische Verbindung zwischen den Chips wird beim SOLID-Verfahren über die innenliegenden Pads der Kupferschichten realisiert. Diese haben im Vergleich zu BGA-Gehäusen (150 µm) oder den Pads bei der herkömmlichen Stapeltechnik (100 µm) ein deutlich kleineres Kontaktraster (20 µm). Die sehr geringen parasitären Induktivitäten und Kapazitäten erlauben hohe Signalgeschwindigkeiten bei hoher Signalintegrität.
Während bei den bisherigen Embedded-Lösungen immer ein Kompromiss bei den verwendeten Prozessen eingegangen werden musste - wollte man z.B. Speicherfunktionen mit Logik kombinieren - kann bei der SOLID-3D-Integration jeweils der optimierte Prozess für die einzelnen Chips genutzt werden. Durch die mögliche Kombination von Mischtechnologien (Logik, Speicher, Sensoren, Bipolar, CMOS, verschiedene Generationen und Wafergrößen, etc.) wird einerseits die Leistungsfähigkeit optimiert, während die Verwendung von Standard-Prozessen für die Herstellung der jeweiligen Chips zudem die Kosten senkt.
Verfügbarkeit
Als ersten Prototyp auf Basis der SOLID-Technologie hat Infineon jetzt einen Chipkarten-Controller gefertigt. Unter Ausnutzung der 3D-Integration hat dieser Controller u.a. eine deutlich höhere Speicherkapazität als herkömmliche Produkte. Neben den Chipkarten stellt das SOLID-Verfahren aber auch eine interessante Alternative für Mobilfunk-Applikationen dar. Darüber hinaus gehört das weite Spektrum der Embedded-Control-Anwendungen zum potentiellen Marktsegment für dieses innovative Chip-Stapel-Verfahren.
Über Infineon
Infineon Technologies AG, München, bietet Halbleiter- und Systemlösungen für Anwendungen in der drahtgebundenen und mobilen Kommunikation, für Sicherheitssysteme und Chipkarten, für die Automobil- und Industrieelektronik, sowie Speicherbauelemente. Infineon ist weltweit tätig und steuert seine Aktivitäten in den USA aus San Jose, Kalifornien, im asiatisch-pazifischen Raum aus Singapur und in Japan aus Tokio. Mit weltweit rund 33.800 Mitarbeitern erzielte Infineon im Geschäftsjahr 2001 (Ende September) einen Umsatz von 5,67 Milliarden Euro. Das DAX-Unternehmen ist in Frankfurt und New York (NYSE) unter dem Symbol IFX notiert.
Informationsnummer
INFCC200208.132e
Pressefotos
-
Infineon enables third dimension of chip integration; develops SOLID stacking technology to connect multiple chips for "system-in-package" electronicsPress Picture
JPG | 342 kb | 1535 x 1063 px