デュアル データ レート (DDR) 同期 SRAM
ダブルデータレート(DDR)アーキテクチャと同期動作を組み合わせた高速メモリテクノロジーにより、データスループットが向上します。
DDR SRAMは、従来の同期バーストSRAM製品に似ていますが、データレートのI/Oが2倍になっています。同期バーストSRAMと同様に、ネットワーク/通信アプリケーションにおけるパケットルックアップやパケット分類などの読取り集中型機能に使用されます。 DDR SRAMの最大クロック速度は550MHz、読み出しレイテンシは1サイクルで、業界標準の165ボールBGAで提供されます。
- ダブルデータレートI/O
- 550 MHzのクロック速度
- 業界標準のBGA
- オンダイ終端
インフィニオンのDDR SRAMポートフォリオ
DDR-II CIO/SIO: DDR-II SIO SRAM はDDR-II CIO SRAM と似ていますが、メモリアレイにアクセスするための読み取りポートと書き込みポートの2つの独立したポートが含まれています。 1つのポートは読み出し動作専用で、もう1つは書き込み動作専用です。DDR II SIO SRAM は、一般的なI/O デバイスで必要とされるデータバスを「ターンアラウンド」する必要性を完全に排除します。
DDR-II+ CIO/SIO: DDR-II+ SRAM は、動作がDDR-II SRAM と似ていますが、性能が向上しています。 冗長データ入力クロックは DDR-II+ にはありません。 代わりに、DDR-II+ SRAM には、データがいつ有効になるかを示すハンドシェイク信号 (QVLD) が含まれているため、データキャプチャが簡素化されます。 DDR-II+ SRAM の最大クロック速度は550MHz、読み出し応答時間は2サイクルまたは2.5サイクル、バースト長は2で、業界標準の165ボールBGA で提供されます。
より高い周波数での信号品質の向上
DDR-II+ファミリーのODT 機能は、高周波 (300 MHz以上) での信号品質を向上させます。 高周波信号は伝送路での損失の影響を受けやすく、それによって受信側で信号歪みを引き起こします。 これは、情報を正しく解釈する受信側の能力に影響を与えます。 伝送ラインが信号の歪みを最小限に抑えるためには、伝送ライン上のすべての場所のインピーダンスがその長さ全体にわたって均一である必要があります。 これは、外付け抵抗またはダイ上の終端 (ダイ内に埋め込まれた終端抵抗) のいずれかによって実現できます。
オンダイ終端 (ODT)の利点:
- デバイスの入力の近くに終端を配置することで信号堅固性を向上させます。
- 基板配線が簡易化できます。
- 外部抵抗を撤廃することにより基板の面接が節約できます。
- 外部終端抵抗を使用することによりコストを削減できます。
