OptiMOS™ 25-V-MOSFETs mit Source-Down-Konzept im PQFN 3,3x3,3 mm-Gehäuse

München – 10. Februar 2020 – Die Infineon Technologies AG setzt auf System-Innovationen durch Verbesserungen auf Komponenten-Ebene. Das neue Source-Down-Gehäusekonzept adressiert die Anforderungen an moderne Leistungs-Management-Designs. Die erste Serie von Leistungs-MOSFETs in dem neuen Gehäuse sind 25-V- OptiMOS™-Bausteine in einem PQFN 3,3x3,3 mm-Gehäuse. Diese Bauteile setzen neue Maßstäbe im Markt für MOSFETs in Bezug auf den Durchlasswiderstand und das ausgezeichnete thermische Management. Damit sind sie prädestiniert für vielfältige Anwendungen, wie Antriebe, Schaltnetzteile (einschließlich Server, Telekom-Netzteile und ORing Schaltungen) sowie für Batterie-Management.

Das neuen Gehäusekonzept verbindet das Source-Potenzial mit dem thermischen-Pad (anstatt üblicherweise mit dem Drain-Potenzial). Damit eröffnen sich neue Möglichkeiten für das Leiterplatten-Layout, die zu höherer Leistungsdichte und Performance führen. In dem PQFN 3,3x3,3 mm-Gehäuse werden zwei verschiedene Versionen eingeführt: Source-Down Standard-Gate und Source-Down Center-Gate. Die Standard-Gate-Version basiert auf der gängigen Anschlussbelegung für ein PQFN 3,3x3,3mm. Die elektrischen Anschlüsse bleiben hier unverändert, so dass bisherige Drain-Down-Gehäuse unkompliziert gegen die neuen Source-Down-Gehäuse ausgetauscht werden können. Bei der Center-Gate-Version ist der Gate-Pin zum Zentrum des Gehäuses versetzt. Dies ermöglicht eine einfache parallele Konfiguration mehrerer MOSFETs. Dank der größeren Kriechstrecke (Drain-Source) können die Gates von mehreren Bauelementen auf einer einzigen Ebene der Leiterplatte (z.B. der Oberseite, ohne Durchkontaktierungen) verbunden werden. Zusätzlich führt die Verlagerung der Gate-Anbindung hin zum Gehäusezentrum zu einem größeren Source-Bereich für eine verbesserte elektrische Verbindung zwischen den Bauelementen.

Die neue innovative Gehäusetechnologie reduziert den Durchlasswiderstand R _DS(on) um bis zu 30 % im Vergleich zur bisherigen Technologie. Außerdem verbessert sich der thermische Widerstand zwischen dem Silizium und dem Gehäuse (R _thJC) gegenüber herkömmlichen PQFN-Gehäusen deutlich. Die reduzierten parasitären Effekte, kleinere Leiterplatten-Verluste und ein ausgezeichnetes thermisches Verhalten bieten signifikante Vorteile in allen aktuellen Designs.

Das OptiMOS™ Source-Down Gehäusekonzept wird am Infineon-Stand 1510 auf der 2020 Applied Power Electronics Conference and Exposition (APEC) präsentiert, die vom 16. bis 18. März in New Orleans, LA, stattfindet.

Verfügbarkeit

Beide Varianten der neuen 25-V-OptiMOS-Source-Down-MOSFETs in PQFN 3,3x3,3 mm-Gehäusen sind ab sofort verfügbar. Weitere Informationen sind erhältlich unter www.infineon.com/pqfn-3-source-down.